Kernloser ETS (Embedded Trace Substrate) BT IC-Substrat eliminiert den dicken, glasfaserverstärkten Kern, um ultradünne Profile (bis zu 0,13 mm für 2-6-lagige Strukturen) und eine überlegene Warpage-Kontrolle zu erzielen. Durch das Einbetten des äußersten Schaltungsmusters direkt in das BT...
Kernloser ETS (Embedded Trace Substrate) BT IC-Substrat eliminiert den dicken, glasfaserverstärkten Kern, um ultradünne Profile (bis zu 0,13 mm für 2-6-lagige Strukturen) und eine überlegene Warpage-Kontrolle zu erzielen. Durch das Einbetten des äußersten Schaltungsmusters direkt in das BT-Isolationsmaterial ermöglicht die ETS-Technologie feine Linien/Abstände bis zu 12/12 μm (Muster) und 12/18 μm (mSAP-Produktion). Die kernlose Konstruktion reduziert die Gesamthöhe des Gehäuses für FC-CSP-Anwendungen (3*3 mm bis 19*19 mm) mit Bump-Pitch ≥0,15 mm. Erhältlich in 2-8 Lagen Konfigurationen, sind diese Substrate ideal für ultradünne mobile Geräte, Wearables und SiP-Module mit hoher Dichte, bei denen Dicke und Warpage kritische Einschränkungen darstellen.
Die kernlose Konstruktion (bis zu 0,13 mm) ermöglicht dünnere Smartphones, Tablets und Wearables, ohne die Verbindungsdichte zu beeinträchtigen.
Das ultradünne Profil und die reduzierte Warpage machen ETS BT-Substrate ideal für Smartwatches, Hearables und Gesundheitsüberwachungsgeräte.
Die kernlose Technologie unterstützt die Multi-Chip-Integration in kompakten Formfaktoren, was für RF-Front-End-Module und Sensor-Hubs unerlässlich ist.
Feine Linien/Abstände (12/18 μm) und Bump-Pitch ≥0,15 mm ermöglichen eine hohe I/O-Anzahl in kompakten Gehäusegrößen (3*3 mm bis 19*19 mm).
Die kernlose Struktur reduziert die Gehäusewarpage im Vergleich zu herkömmlichen Substraten erheblich, was für großflächige Flip-Chip-Baugruppen und die Optimierung der Ausbeute bei der Montage von entscheidender Bedeutung ist.
english
Deutsch
Русский
Español
العربية
